# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

न सम्बद्धाः

10/089 12 2 PCT/JP00/06905

08.11.00

PATENT OFFICE JAPANESE GOVERNMENT 17/4

REC'D 0 3 JAN 2031

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願一年月日 Date of Application:


1999年10月

出額 Application Number:

平成11年特許願第282969号

出 Applicant (s):


浜松ホトニクス株式会社



# **PRIORITY**

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2000年12月15日



Commissioner, Patent Office



出証番号 出証特2000-3103448 【書類名】

特許願

【整理番号】

HP99-0317

【提出日】

平成11年10月 4日

【あて先】

特許庁長官殿

【国際特許分類】

HO4N 5/335

【発明者】

【住所又は居所】

静岡県浜松市市野町1126番地の1 浜松ホトニクス

株式会社内

【氏名】

豊田 晴義

【発明者】

【住所又は居所】

静岡県浜松市市野町1126番地の1 浜松ホトニクス

株式会社内

【氏名】

中村 和浩

【発明者】

【住所又は居所】

静岡県浜松市市野町1126番地の1 浜松ホトニクス

株式会社内

【氏名】

水野 誠一郎

【発明者】

【住所又は居所】

静岡県浜松市市野町1126番地の1 浜松ホトニクス

株式会社内

【氏名】

山川 博雄

【発明者】

【住所又は居所】

静岡県浜松市市野町1126番地の1 浜松ホトニクス

株式会社内

【氏名】

向坂 直久

【特許出願人】

【識別番号】

000236436

【氏名又は名称】

浜松ホトニクス株式会社

# 【代理人】

【識別番号】

100088155

【弁理士】

【氏名又は名称】

長谷川 芳樹

【選任した代理人】

【識別番号】

100089978

【弁理士】

【氏名又は名称】 塩田 辰也

【選任した代理人】

【識別番号】

100092657

【弁理士】

【氏名又は名称】 寺崎 史朗

【手数料の表示】

【予納台帳番号】 014708

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】



【発明の名称】 高速画像処理カメラシステム

【特許請求の範囲】

【請求項1】 複数の受光素子が2次元状に配列されて形成された少なくとも一つの受光素子アレイと、

前記受光素子アレイの所定のブロック毎に対応して設けられ、対応するブロック中の受光素子から順次読み出された出力信号をアナログ・デジタル変換するA/D変換器アレイと、

前記A/D変換器アレイから転送された前記受光素子の出力信号に相当するデジタル信号について所定の並列演算を行う複数の演算素子からなる演算素子アレイと、

前記A/D変換器アレイの出力信号と前記演算素子アレイの出力信号とを合成 して所望のフレームレートの画像信号に変換して出力する信号変換器と、

前記信号変換器の画像信号変換を制御する信号変換制御部と、

前記各構成要素を制御する制御回路と、

を備えていることを特徴とする高速画像処理カメラシステム。

【請求項2】 前記A/D変換器アレイの各A/D変換器は、前記受光素子アレイの受光素子の各行又は各列に対応して一つずつ設けられていることを特徴とする請求項1記載の高速画像処理カメラシステム。

【請求項3】 前記演算素子アレイの各演算素子は、前記受光素子アレイの それぞれに1対1に対応して設けられていることを特徴とする請求項1又は2に 記載の高速画像処理カメラシステム。

【請求項4】 前記信号変換器の信号入力側に前記A/D変換器アレイの出力信号及び前記演算素子アレイの出力信号を少なくとも数フレーム分蓄積記憶するバッファメモリをさらに備えていることを特徴とする請求項1~3のいずれかに記載の高速画像処理力メラシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】



[0002]

# 【従来の技術】

FAシステム等においてロボットを高速で動作させるためには、高速の画像処理が必要とされる。例えば、視覚センサとアクチュエータの間でフィードバックループを形成するロボットの場合、アクチュエータはミリ秒単位で制御可能であるため、本来はこれに対応した画像処理速度が必要になる。ところが、現状の視覚センサでは画像処理速度がビデオフレームレートに限られているため、この画像処理速度に合わせた低速動作しかできず、ロボットの性能を十分に活かしきれていないなどの問題があった。また、視覚センサを用いた検査システムにおいてもビデオフレームレートの制限から精度・速度向上には限界があった。

#### [0003]

一方、高速CCDカメラの中には1ミリ秒程度で画像を撮像できるものもあるが、これらは撮像した画像をいったんメモリに貯えて、後から読み出して処理を行う機構になっているため、画像解析などの用途には使えるが、実時間性はほとんどなく、ロボット制御やオンライン検査などの用途には適用できなかった。

#### [0004]

このような問題を解決するため、画像の取込部と処理部を一体として取り扱う 視覚センサの研究が進んでおり、マサチューセッツ工科大学、カリフォルニア工 科大学、三菱電機などの研究が知られている。しかし、これらは主として集積化 の容易なアナログの固定回路を用いており、出力信号の後処理が必要であったり 、アナログ信号特有の問題であるS/N確保やノイズ対策、画像処理の内容が特 定用途に限定されていて汎用性がない、などの問題点があった。

# [0005]

これらに対して汎用的な高速画像処理を行うことができる視覚センサとしては、特公平7-62866号公報に開示された技術(以下、従来技術1と呼ぶ)が知られている。さらに、集積化を進めるために特開平10-145680号公報に開示されているように、転送ラインを列毎に最適化した技術(以下、従来技術2と呼ぶ)も提案されている。こうした視覚センサでは、演算素子と受光素子と

を1対1に対応させて完全並列演算により高速化を実現している。また、受光素子の1列ごとに1つの演算素子を対応させて部分並列演算により高解像度センサを実現する技術が国際公開WO95/24793号公報で開示されている(以下、従来技術3と呼ぶ)。こうした視覚センサを生産ラインにおける検査装置に利用することで、検査時間の大幅な短縮が可能となる。

- [.0 0-0-6-]

#### 【発明が解決しようとする課題】

しかし、実際の使用に当たっては、こうした画像処理と同時に、処理対象の画像を人間が目視によって確認する必要性が生じる場合が多い。例えば、ベルトコンベア上の製品検査をする場合においては、最終チェックを人間の目に任せている場合が多いため、人間が目視できる表示装置に出力する必要がある。また、調整時や設定時においても、撮像位置照明状態、ピント合せ、レンズ系の汚れ、などを目視により確認することは検査状況を把握するためには不可欠である。また、検査方法のアルゴリズムを確定する際にも、しきい値レベルの設定やマッチングポイントの設定などにおいて実画像を見ながら、処理の途中経過を画像としてモニターすれば、処理アルゴリズムの評価が効率良く行なえる。

#### [0007]

しかしながら、従来技術1~3の装置では、演算を行なった結果を特徴量(対象物の重心や検査結果)または制御信号(例えばモータ制御信号)の形でしか装置外部に出力しておらず、撮影した画像を効率よく外部の装置に出力する機能を有していない。仮に、外部の装置に出力したとしても、高速カメラからの画像のフレームレートは極端に早く、通常のテレビモニターでは対応できず、専用の表示装置が必要となり、システムが高価になる。さらに、高速カメラからの画像をそのまま表示できたとしても、人間の目の応答速度に限界があるため(ほぼ30ミリ秒)、必要な画像内容を人間が目視によって判断することはできない。

#### [0008]

また、特開平10-21407号公報には、こうした高速画像処理装置の画像 情報と従来の画像処理装置からの画像情報をオーバーレイ表示することで、高速 に動く物体を解像度良くモニターする装置が開示されている(以下、従来技術4 と呼ぶ)。しかしながら、この従来技術4においては、出力される画像のフレームレートが従来とほぼ同じビデオレートに制限されてしまうため、高速に動いている物体を観測する場合において、必要な情報を取り出すことが難しい。

[0009]

例えば、自動工作機械におけるプレスの瞬間やドリルの貫通する瞬間、部品を 挿入する瞬間やゴルフや野球におけるボールとクラブ(バット)の当たる瞬間な ど、所定のタイミングの映像が重要な意味を有する場合に、こうした適切なタイ ミングの映像を目視により判断できるよう表示させることは困難であった。

[0010]

そこで、本発明は、高速での画像演算を行うとともに、特に重要なタイミング における画像をモニター可能な高速画像処理カメラを提供することを課題として いる。


[0011]

# 【課題を解決するための手段】

上記課題を達成するため、本発明に係る高速画像処理カメラシステムは、(1)複数の受光素子が2次元状に配列されて形成された少なくとも一つの受光素子アレイと、(2)この受光素子アレイの所定のブロック毎に対応して設けられ、対応するブロック中の受光素子から順次読み出された出力信号をアナログ・デジタル変換するA/D変換器を複数有するA/D変換器アレイと、(3)このA/D変換器アレイから転送された受光素子の出力信号に相当するデジタル信号について所定の並列演算を行う複数の演算素子からなる演算素子アレイと、(4)A/D変換器アレイの出力信号と演算素子アレイの出力信号とを合成して所望のフレームレートの画像信号に変換して出力する信号変換器と、(5)信号変換器の画像信号変換を制御する信号変換制御部と、(6)各構成要素を制御する制御回路と、を備えていることを特徴とする。

[0012]

本発明に係る高速画像処理カメラシステムによれば、複数配置された演算素子によって並列演算処理を行うことでリアルタイムでの高速画像処理が可能となる。そして、演算素子アレイとA/D変換器アレイの出力信号を合成して画像表示



#### [0013]

A/D変換器アレイの各A/D変換器は、受光素子アレイの受光素子の各行又は各列に対応して一つずつ設けられていることが好ましい。このようにすると、 演算素子への転送が容易であり、回路設計がしやすくなる。

# [0014]

演算素子アレイの各演算素子は、受光素子アレイのそれぞれに 1 対 1 に対応して設けられていてもよい。このようにすると、画素単位での演算処理を同時に一度の演算で行うことができ、画像処理の高速化が図れる。

# [0015]

信号変換器の信号入力側にA/D変換器アレイの出力信号及び演算素子アレイの出力信号を少なくとも数フレーム分蓄積記憶するバッファメモリをさらに備えていてもよい。このようにすれば、特定のタイミングにおける連続画像等の複数の画像を抽出して表示させることができて好ましい。

# [0016]

#### 【発明の実施の形態】

以下、添付図面を参照して本発明の好適な実施の形態について詳細に説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては可能な限り同一の参照番号を附し、重複する説明は省略する。

#### [0017]

まず、図1を参照して本発明に係る高速画像処理カメラシステム全体の構成を 簡単に説明する。図1は、本発明に係る高速画像処理カメラシステムの第一の実 施形態のブロック図である。本実施形態のカメラシステムは、N1個×N2個の 2次元状に配置された受光素子120からなる受光素子アレイ11と、受光素子 アレイ11の1列ごとに対応して受光素子から出力された電荷を電圧信号に変換 するN 2個のチャージアンプ2 2 1 からなる並列アンプ1 2 と、チャージアンプからの出力信号をA/D変換するN 2個のA/D変換器2 1 0 からなるA/D変換器アレイ1 3 と、n個の処理回路4 0 0 からなる演算素子アレイ1 4 と、回路全体に命令信号等を送って制御する制御回路1 5 と、制御回路1 5 からの信号を各回路に送るインストラクション/コマンドバス1 6 と、A/D変換器アレイ1 3 と、演算素子アレイ1 4 から送られてきたデータ信号を表示画像信号に変換する信号変換器17と、変換した表示画像信号により画像表示を行うモニタ1 8 および信号変換制御部1 9 から構成されている。モニタ1 8 は、例えば、テレビモニターであり、その画像を利用して目視検査を行うものである。あるいは、モニタ1 8 に替えて、信号変換器17の出力信号をコンピュータに直接入力してもよい。この場合は、さらに従来の画像処理技術による画像処理を行うことができる

#### [0018]


図2は、装置の構成例を示したものである。受光素子アレイ11と演算素子アレイ14、制御回路15などの半導体チップを1つの基板の上にボンディングした図である。チップを直接基板にボンディングするため高集積化が可能であり、また、それぞれの装置の特性に合わせた加工工程を採用できるため、安定した生産が可能となる。将来的にはプロセス技術の向上により1チップ上に全ての機能を集積することも可能である。

#### [0019]

続いて、各回路の内部構成について説明する。図3は、画像入力部の詳細構成を示している。画像入力部は、光を検出する受光部100(図1に示す受光素子アレイ11に相当)、受光部100からの出力信号を処理する信号処理部200(図1に示す並列アンプ12及びA/D変換器アレイ13に相当)、受光部100及び信号処理部200に動作タイミングの指示信号を通知するタイミング制御部300(図1に示す制御回路15の一部に相当)を備えている。

#### [0020]

最初に、図3により、図1の受光素子アレイ11に相当する受光部100の構成を説明する。受光素子120は、入力した光強度に応じて電荷を発生する光電



# [0021]

次に、同じく図3により、図1では並列アンプ12及びA/D変換器アレイ13に相当する信号処理部200の構成を説明する。信号処理部200は、対応する垂直受光部110j(j=1~N2)から転送されてきた電荷を個別に取り出して、処理し、この電荷強度に対応するデジタル信号を出力するA/D変換器210jをN2個配置して構成されている。A/D変換器210jは、チャージアンプ221jを含む積分回路220jと比較回路230jと容量制御機構240jの3つの回路から構成される。本実施形態では、チャージアンプ221をA/D変換器221に含む回路構成になっている。

# [0022]

このうち、積分回路 2 2 0 jは、垂直受光部 1 1 0 jからの出力信号を入力として、この入力信号の電荷を増幅するチャージアンプ 2 2 1 jと、チャージアンプ 2 2 1 jの入力端子に一方の端が接続され、出力端子に他方の端が接続された可変容量部 2 2 2 jと、チャージアンプ 2 2 1 jの入力端子に一方の端が接続され、出力端子に他方の端が接続され、出力端子に他方の端が接続され、出力端子に他方の端が接続されて、リセット信号 1 R に応じて 1 O 1 F 1 大態となり、積分回路 2 2 1 jの積分、非積分動作を切り替えるスイッチ素子 2 2 1 jからなる。

### [0023]

ここで、図4は、この積分回路220の詳細構成図である。本図は、4ビットつまり16階調の分解能を持つA/D変換機能を備える積分回路の例であり、以下、この回路構成により説明する。可変容量部222は、チャージアンプ221の垂直受光部からの出力信号の入力端子に一方の端子が接続された容量素子C1

 $\sim$ C4と、容量素子C1 $\sim$ C4の他方の端子とチャージアンプ221の出力端子の間に接続され、容量指示信号 $C_{11}\sim C_{14}$ に応じて開閉するスイッチ素子SW1 $1\sim$ SW14と、容量素子C1 $\sim$ C4とスイッチ素子SW1 $1\sim$ SW14の間に一方の端子が接続され、他方の端子がGNDレベルと接続されて、容量指示信号 $C_{21}\sim C_{24}$ に応じて開閉するスイッチ素子SW2 $1\sim$ SW24により構成されている。なお、容量素子C-1 $\sim$ C4の電気容量 $C_{1}\sim C_{4}$ は、

$$C_1 = 2 C_2 = 4 C_3 = 8 C_4$$

$$C_0 = C_1 + C_2 + C_3 + C_4$$

の関係を満たす。ここで、 $C_0$ は積分回路 2 2 0 で必要とする最大電気容量であり、受光素子 1 3 0 (図 3 参照) の飽和電荷量を $Q_0$ 、基準電圧を $V_{REF}$ とすると

C<sub>0</sub>=Q<sub>0</sub>/V<sub>REF</sub> の関係を満たす。

[0024]

再び、図3に戻り、A/D変換器 $210_j$ の積分回路 $220_j$ 以外の回路を説明する。比較回路 $230_j$ は、積分回路 $220_j$ から出力された積分信号 $V_{\overline{S}}$ の値を基準値 $V_{REF}$ と比較して、比較結果信号 $V_{C}$ を出力する。容量制御機構 $240_j$ は、比較結果信号 $V_{C}$ の値から積分回路 $220_j$ 内の可変容量部 $222_j$ に通知する容量指示信号 $V_{\overline{S}}$ の値から積分回路 $220_j$ 内の可変容量部 $222_j$ に通知する容量指示信号 $V_{\overline{S}}$ の値から積分回路 $220_j$ 内の可変容量的 $222_j$ に通知する容量的 $222_j$ に通知する

[0025]

続いて、図3に示すタイミング制御部300の構成を説明する。全回路のクロック制御を行う基本タイミングを発生する基本タイミング部310と、基本タイミング部310から通知された垂直走査指示に従って、垂直走査信号V<sub>i</sub>を発生する垂直シフトレジスタ320と、リセット指示信号Rを発生する制御信号部340により構成されている。

[0026]

演算素子アレイ14は、複数の処理回路400をカスケードあるいはパラレル接続することにより、A/D変換器アレイ13から列毎に最上位ピット(MSB)よ

り順次転送、出力されてくるデジタル信号に対して所定の画像処理を行うものである。ここでは、ハードウェア的に演算処理を行う処理回路の構成を具体的に説明する。図5~図7は、代表的な3つの画像処理演算を行う処理回路400内の構成を示す図である。

# [0027]

まず図5は二値化処理回路を示したものであり、ここでは、受光素子アレイ1 1の各列毎に1つずつのビット比較器401が配置されている。各比較器401 のもう一つの入力端はインストラクション/コマンドバス16を介して制御回路 15と接続され、比較対象のデータ信号が入力される。

### [0028]

図6は、画像処理において基本的な演算の一つである重心演算を行うための演算回路を示している。この回路は、まず、受光素子アレイ11の各列毎、すなわち、A/D変換器210のそれぞれに対応して加算器410とこれに接続された乗算器411を有し、乗算器411のもう一つの入力端には、列位置データ供給回路412が接続されている。乗算器411のそれぞれの出力端は、共通の加算器413の対応するN2個の入力端に接続され、加算器413の出力端は割算器414の被除数入力端に接続されている。

#### [0029]

一方、A/D変換器110のそれぞれの出力端は、加算器415のN2個ある 入力端のうちの対応する入力端に接続されている。この加算器415の出力端は 、加算器418の入力端と、乗算器416の入力端に接続されている。乗算器4 16のもう一つの入力端には、行位置データ供給回路417が接続されている。 乗算器416の出力端は加算器419の入力端に接続されており、この加算器4 19の出力端は割算器420の被除数入力端に接続されている。

#### [0030]

そして、割算器414、420のそれぞれの除数入力端には加算器418の出力端が接続されている。

#### [0031]

図7は、近傍画素の画素データを用いて各種の画像処理演算を行うための3×

3マスク演算回路を示している。この回路は、受光素子アレイ11の各列ごとに1つずつの積和演算器430を有し、積和演算器430は当該列の各画素ラインとその上下の各列の画素ラインに接続されているデータ転送ライン440 $_{j-1}$ 、440 $_{j+1}$ に接続されている。そして、積和演算器430内には、9個の乗算器43 $1_{1}$ ~43 $1_{9}$ と1個の加算器432が配置され、各乗算器431の出力が加算器432の対応する入力端に接続されている。乗算器43 $1_{1}$ ~43 $1_{9}$ は3個ずつがそれぞれのデータ転送ライン440 $_{j-1}$ 、440 $_{j}$ 、440 $_{j+1}$ に接続され、データの転送に伴って所定の受光素子120とそれを囲む13つの受光素子の画像データがそれぞれの入力端に入力される構成になっている。乗算器13 $1_{1}$ ~43 $1_{9}$ 0他の入力端は、マスクデータ供給回路150に接続されており、演算内容を規定するマスク情報が送られる。


[0032]

近年、こうした画像演算処理を行うハードウェアを簡易に開発実装できるデバイスとしてFPGA(Field Programable Gate Array)などが実用化されており、演算対象に応じた処理をハードウェア化する作業を効率的に行うことが可能となっている。さらに、HDL(ハードウェア記述言語)を用いることでソフトウェア的な処理内容の記述で回路設計が可能となっているため、所望の画像処理を行うハードウェアを容易に作成することができる。こうして作成したハードウェアによって画像処理を行うことで汎用的な回路によりソプトウェアで画像処理を行う場合に比べて高速での演算が可能となる。

[0033]

図8は、信号変換器17の詳細構成を示すブロック図である。信号変換器17内には、一列分(N1画素分)の画像データを所定の画面数分蓄積するデータバッファ171がN2個配列され、これらのデータバッファ171には、デジタル画像信号をアナログ信号に変換するD/A変換器172とモニタ18(又は後段の汎用画像処理装置=コンピュータ)のフレームレートに合わせて適切な同期信号を付加することにより画像信号を生成する同期信号混合器173が接続されて構成される。

[0034]



[0035]

まず、リセット信号Rを有為に設定し、図4に示す可変容量部222のSW11~SW14を全て「ON」、SW21~SW24を全て「OFF」状態にする。これにより、チャージアンプ221の入力端子と出力端子間の容量値をC<sub>0</sub>に設定する。それと同時に、図3に示す全てのスイッチ素子140を「OFF」状態とし、垂直走査信号Viをいずれの受光素子120も選択しない状態に設定する。この状態から、リセット指示信号Rを非有為に設定し、各積分回路220での積分動作を開始させる。

[0036]

積分動作を開始させると、図 3 に示す N 2 個の各垂直受光部  $1 10_j$ にある第 1番目の受光素子  $1 20_{1,j}$ のスイッチ素子 1 40のみを「ON」とする垂直走査信号  $V_1$ が出力される。スイッチ素子が「ON」になると、それまでの受光によって光電変換素子 1 30に蓄積された電荷  $Q_1$ は、電流信号として受光部 1000から出力される。つまり、図 9に示される対象物 9000を撮像した生画像 9001に該当する信号を読み出すことができる。電荷  $Q_1$ は容量値  $C_0$ に設定された可変容量部 220に流入する。

[0037]

次に、図4により積分回路 2 2 0 内部の動作を説明する。容量制御機構 2 4 0 (図3参照) は、SW 1 2  $\sim$  SW 1 4 を開放した後、SW 2 2  $\sim$  2 4 を閉じる。この結果、積分信号  $V_S$ は、

 $v_{\dot{S}} = Q/C_1$ 

で示す電圧値として出力される。積分信号 $V_S$ は、比較回路 2 3 0 に入力して、基準電圧値 $V_{REF}$ と比較される。ここで、 $V_S$ と $V_{REF}$ の差が、分解能の範囲以下、すなわち $\pm$  ( $C_4$ /2) 以下の時は、一致したものとみなし、更なる容量制御は行わず、積分動作を終了する。分解能の範囲で一致しないときは、更に容量制御を行い、積分動作を続ける。

[0038]

例えば、 $V_S > V_{REF}$ であれば、容量制御機構 240 は、更に、SW22 を開放した後に、SW12 を閉じる。この結果、積分信号  $V_S$  は、

$$v_S = Q / (C_1 + C_2)$$

で示す電圧値となる。この積分信号 $V_S$ は、後続の比較回路230(同)に入力して、基準電圧値 $V_{RFF}$ と比較される。

[0039]

また、 $V_S$ < $V_{REF}$ であれば、容量制御機構240は、更に、SW11及びSW22を開放した後に、SW12及びSW21を閉じる。この結果、積分信号 $V_S$ は、

 $V_S = Q/C_2$ 

で示す電圧値となる。この積分信号 $V_S$ は、後続の比較回路 230 に送出され、基準電圧値 $V_{RFF}$ と比較される。

[0040]

以後、同様にして、積分回路 220 →比較回路 230 →容量制御機構 240 → 積分回路 220 のフィードバックループによって、積分信号  $V_S$  が基準電圧値  $V_R$  EF と分解能の範囲で一致するまで、比較及び容量設定(SW11~SW14及びSW21~SW24のON/OFF制御)を順次繰り返す。積分動作が終了した時点のSW11~SW14のON/OFF状態を示す容量指示信号  $C_{11}$ ~ $C_{14}$ の値は、電荷  $Q_1$  の値に対応したデジタル信号であり、最上位ビット(MSB)の値が  $C_{11}$ 、最下位ビット(LSB)の値が  $C_{14}$  である。こうしてA/D変換が行われ、これらの値をデジタル信号 D1として、演算素子アレイ14に出力する。以上述べたように、この装置では、デジタル信号 D1の各ビット値は、MSB 例からLSB 側へ1ビットずつ順に定まる。

[0041]

第1番目の受光素子 $120_{1,j}$ の光電出力に相当するデジタル信号の送出が終了すると、リセット信号Rが有為とされ、再び、非有為にして、可変容量部 $22_{j}$ の容量値を初期化した後に、各垂直受光部 $110_{j}$ の第2番目の受光素子 $12_{2,j}$ のスイッチ素子140のみを「ON」とする垂直走査信号 $V_2$ を出力し、上

述と同様の動作により、第2番目の受光素子120<sub>2,j</sub>の光電出力を読み出し、これに相当するデジタル信号を送出する。以下、垂直走査信号を切り替えて、全受光素子120の光電出力を読み出し、相当するデジタル信号を演算素子アレイ14に出力する。

# [0042]

次に、画像演算素子400の動作を図1および図5~図9により説明する。まず、図5に示される二値化処理回路により二値化結果を出力する。回路に入力される画像データ901は前述したようにMSBより出力されるデジタル信号であるため、制御回路15から転送する比較すべき信号列もMSBから順次出力する。そして、コンパレータ401により順次比較を行い、画像信号が比較信号と一致又は大きいときにのみ1を出力し、小さいときは0を出力する。この結果、図9に示されるような生画像901の2値画像902が得られる。

#### [0043]

続いて、この2値化画像データをもとにして重心情報とエッジ抽出画像を得る 。重心情報は図6に示される演算回路で計算される。

#### [0044]

ここで、画像データをD(x,y)とすると、x方向、y方向の重心座標(Px,Py)は以下の式により求められる。

[0045]

#### 【数1】

$$Px = \frac{\sum_{x=1}^{N_1} \sum_{y=1}^{N_2} x \times D(x,y)}{\sum_{x=1}^{N_1} \sum_{y=1}^{N_2} D(x,y)} \qquad \dots (a)$$

$$Py = \frac{\sum_{x=1}^{N_1} \sum_{y=1}^{N_2} y \times D(x,y)}{\sum_{x=1}^{N_1} \sum_{y=1}^{N_2} D(x,y)} \qquad \dots (b)$$

# [0046]

本演算回路では、(a) (b) 式に共通する分母とそれぞれの分子を並列的に演算する。具体的には、加算器410で1列内の画素データを加算した後、これと列位置データ供給回路412から送られた列位置情報 y とを乗算器411の各々で掛け合わせ、得られた結果を加算器413で全列分加算することで、(b) 式の分子の値が得られる。

#### [0047]

一方、同一行の各列の画像データは、加算器415で一斉に加算された後、さらにそれらを加算器418で前列加算することで(a)(b)式のそれぞれの分母の値が得られる。一行分毎に加算された画像データの値は同様に乗算器416に送られ、行位置データ供給回路412から送られた行位置情報×と掛け合わされた後に加算器419で全行分を加算することで、(a)式の分子の値が得られる。

#### [0048]

割算器414、420でこうして得られた行位置あるいは列位置で重み付けした画像データの総和値を加算器418から出力された画像データの総和値で割ることにより、割算器414からPy、割算器420からPxに相当する出力が得られる。こうして得られた重心座標は例えば、図9に示される画像904のように画像内に表示した円中の×印の交点として示すことができる。

### [0049]

次にエッジ抽出処理について説明する。エッジ抽出は、図7に示される3×3 積和演算器430によって行われる。この3×3積和演算器は、次式で示される 画像処理演算を行う。

[0050]

【数2】

$$\begin{split} D'(j,k) &= mask(0) \times D(j-1,k-1) + mask(1) \times D(j-1,k) + mask(2) \times D(j-1,k+1) \\ &+ mask(3) \times D(j,k-1) + mask(4) \times D(j,k) + mask(5) \times D(j,k+1) \\ &+ mask(6) \times D(j+1,k-1) + mask(7) \times D(j+1,k) + mask(8) \times D(j+1,k+1) & \cdots (c) \end{split}$$

[0051]

ここで、D(x,y)は入力画像データであり、D'(x,y)が出力画像データ、maskはマスクデータである。エッジ抽出処理においては、maskの値を以下のように設定してラプラシアン演算を行う。

[0052]

【数3】

$$mask = \{1,1,1,1,-8,1,1,1,1\} \qquad \dots (d)$$

[0053]

元の画像データD(x,y)は、列並列にMSBより順次ピットシリアルでデータ転送ライン440を介して転送される。この際に、各乗算器431には、近傍3×3画素の画像データD(j±1,k±1)がそれぞれ入力される。一方、マスクデータ供給回路450から、式(d)に示されるマスクデータが各乗算器431へと入力される。マスクデータと画像データの乗算結果は加算器432に送られて加算され、得られた演算結果、つまり、エッジ抽出結果が出力される。これが図9に示されるエッジ抽出画像903である。

[0054]

以上の計算処理は列毎の並列演算を採用して、計算時間を短縮して高速化しているため、高速フレームレートで取得した画像をリアルタイムで処理できる。

[0055]

次に、処理画像と画像データの重ね合わせについて図8~図10を参照して説


明する。図10は、重ね合わせを説明するために示す画像データ信号のタイミングチャートである。生画像の画像データは、図10(a)に示されるように、1列分の信号がビットシリアル信号としてMSBより順次出力される。各画素のデータは8ビットで構成され、各々の画素データの間には、アンプやA/Dのリセットのための無信号時間が存在する。そこで、図10(b)に示されるように画像処理結果を生画像の画素データ間のこの無信号時間部分に埋め込んで、生画像データ8ビット+処理結果画像データ2ビット=10ビットのデータを生成する。後段の表示装置や演算装置の制約から出力画像データを8ビット長に維持する必要がある場合は、生画像の最下位ビットのかわりに処理結果を最下位あるいは最上位ビットに入れればよい。例えば、生画像の上位6ビットの前に、重心情報、エッジ抽出画像信号をそれぞれ1ビットずつ、この順序で挿入すると、図9に示されるような生画像のエッジを強調して重心位置が表示される重ね合わせ画像905が生成される。この重ね合わせは、図8に示されるデータバッファ171への信号の入力先を演算素子アレイ14からのラインとこれを回避するA/D変換器アレイ13からのラインとの間で切り替えることで行うことができる。

[0056]

こうして生成された重ね合わせ信号は、信号変換器17内で信号変換制御部19からの指示によりモニタ18で表示するのに適した画像信号に変換される。従来技術4の装置では、画像センサのフレームレートが30ミリ秒と制限されており、さらに図11に示されるように画像表示のタイミングに合わせて画像転送、処理演算を行う必要があるため、高速での画像処理演算は不可能であった。これに対して、本実施形態の装置では、画像転送、画像演算を高速で行い、任意のタイミングの映像をデータバッファ171に蓄積しておいてD/A変換器172、同期信号混合器173によりモニタ18側のフレームレートに合わせた映像信号を生成して出力することで、図12にタイミングチャートを示すように、所定のタイミングの映像を抽出して時間的に引き延ばして表示することが可能である。

[0057]

例えば、図13(a)~(c)を参照して既にチップ51、52が実装されている基板50上にさらにチップ53を装置54を用いて実装する瞬間の画像を抽



[0058]

このチップ53が実装される瞬間の画像を抽出するためには、入力画像の中から、特徴抽出演算によって対象画像であるチップ53を抽出し、その対象が基板の所定の位置に実装されるタイミングで画像を出力する。具体的には、まず、入力画像D(x,y)が画像演算素子14に転送され、重心およびエッジ抽出が行われる。この重心演算結果を用いることにより、ドリルの位置を高速(フレームレートの速度)に把握することが可能となり、所定のタイミングにおける画像データとして信号変換制御部19から信号変換器17に対して画像信号への変換を指示することによりこのタイミングの画像(図13(b)に示されるタイミングの画像)前後の映像をモニタ18に表示させることができる。

[0059]

たとえば、本機能を用いることで、「ドリルが加工対象に接触する瞬間」や「バットがボールにぶつかる瞬間」とその前後の、最も重要な情報を含む画像列を抽出してモニター画像出力することが可能となる。従来の画像処理装置の演算はほとんど同様な手法でハードウェア化可能であるため、高速対象物の画像処理を実現できる。

[0060]

[0061]

以上の説明では、生画像と処理画像を重ね合わせて表示する実施形態について 説明してきたが、表示画面を2つに分けて、一方に生画像を他方に処理画像を同 時に表示してもよい。例えば、生画像と処理画像とを左右に並べて同時表示する 場合は、図8に示されるデータバッファ171への信号転送の際に、表示画像のうち生画像が表示される画素に対応するバッファにはA/D変換器アレイ13からの信号を転送し、処理画像が表示される画素に対応するバッファには演算素子アレイ14からの信号が転送されるようにスイッチを切り替えればよい。

#### [0062]

また、以上の説明では、重心位置を二値化画像から求めたが、生画像から同様 の計算式によって求めることで、演算量は大きくなるもののより高い精度で重心 位置を求めることも可能である。

#### [0063]

本発明が目指しているのは、高速画像処理された結果から、所望のタイミングの画像を抽出して処理結果を実画像と合わせてモニターする機能を有する画像センサ装置である。処理速度の目安としては、FAロボットの制御においては、対象物の移動速度とロボットのアクチュエータの速度(1~10ミリ秒)から必要な処理速度が決まる。本実施形態では、この処理速度は、A/D変換器210におけるA/D変換処理速度によって決まるが、A/D変換器からの出力のビット数は可変できるため、より高速演算が必要な場合には、ビット数を減らすことによって高速化が可能である。例えば、8ビット変換に10μ秒かかっているような場合、4ビットにデータ長を削減することで、ほぼ2倍の変換速度が実現できることになる。

#### [0064]

ここでは、信号変換器に複数の画面分のデータバッファを有する例について説明してきたが、特定のタイミングの静止映像のみを取得すれば充分である場合には、データバッファを省略することでより簡易な装置構成とすることも可能である。

#### [0065]

また、上記のシステムにおいて、さらに高速なフレームレートで処理を行いたい場合には、A/D変換器における階調を少なくすることで、1画素あたりのデータ量を8ビット(256値)から1ビット(2値)まで可変とし、高速化が実現できる(8ビットを1ビットにすることで8倍の高速化が可能となる)。具体

的には、図4に示されるA/Dコンバータにおいて、最上位ビットから順に比較 演算を行い、希望のビット数まで変換を終了した時点で、リセットを行い、次の 画素の変換に処理を移すことでそのままのハードによって、任意の階調でのA/ D変換を行うことが可能となる。本システムでは、少ない接続配線で並列処理を 行わせるため、ビットシリアル転送(1本の配線を用いてA/D変換器から出力 される上位ビットから順に転送する)を利用しているので、ビット数の変更に対 しても、有効なビット数分の演算を行うだけで容易に対応できる。

### [0066]

また、高速なフレームレート処理を行いたい場合のもう1つの方法としては、 解像度を落として情報量を少なくして演算を行う方法もある。これは、図1、図 3の光検出器アレイの隣合う出力について、2つ以上の複数の画素を、同時にス イッチONして読み出すことにより実現できる。例えば128×128画素の画像 を、64×128画素(横方向に2点)、32×128画素として読み出すこと で、画像のデータ量を、それぞれ50%、25%に減少させることができ、演算 速度は2倍、4倍となる。このように、複数のピクセルの電流和を取って、高速 処理を実現する手段はピニングと呼ばれている。

# [0067]

対象の処理目的に合わせて、この2つの機能を用いれば、通常の監視状態では、アナログ階調の少ない画像や、解像度の荒い画像を用いて、高速なフレームレートで対象を追従し、希望するタイミングに近づいたところで、多階調又は高解像度な画像を取得し、細かい検査を行う。といった適応的な画像処理を行うことが可能となる。

#### [0068]

また、これまで説明した実施例では、画像処理を行う並列演算装置として、列 並列に演算装置を用意して行う列並列方式を用いて、説明を行った。こうした並 列化により、画像データのように大規模な演算を必要とする処理を高速におこな うことが可能となる。並列演算の方式としては、上記の例のほかにも、受光素子 アレイをいくつかのブロックに分割しブロック毎に1つ演算素子を用意するブロ ック並列型(図14)や、2次元受光素子アレイに1対1で用意された完全並列 型(図15)なども、用途や集積度、演算速度に応じて選択できる。ブロック並列型は、領域毎にマッチングや重心などを効率的に求める特長を持ち、完全並列型では、高速性が最大の特長となる。いずれの方式も、列毎又はブロック毎にA/D変換器210を用意して効率的にA/D変換を行い、部分並列または完全並列とした処理回路400a、400bにおいて画像処理を高速に行うアーキテクチャは共通している。

[0069]

#### 【発明の効果】

以上説明したように本発明によれば、並列処理により高速で画像処理を行い、 処理結果を元画像と重ね合わせて所望のタイミングでモニター出力することが可能であり、例えば、注目すべき画像のみを抽出して強調したモニタ表示が可能と なる。

### [0070]

特に、信号変換器に複数の画面の画像情報を蓄積可能なデータバッファを設けることで、所望のタイミング付近の映像を時間的に引き延ばしてモニタ表示することも可能となる。

#### 【図面の簡単な説明】

#### 【図1】

本発明に係る高速画像処理カメラシステムの第一の実施形態のブロック図である。

#### 【図2】

図1の実施形態を示す概略構成図である。

#### 【図3】

図1の実施形態の受光素子アレイ、並列アンプ及びA/D変換器アレイの回路 構成図である。

#### 【図4】

図1の実施形態の積分回路の詳細回路構成図である。

#### 【図5】

図1の実施形態の処理回路のうちの1回路のブロック図である。

【図6】

図1の実施形態の処理回路のうちの別の回路のブロック図である。

【図7】

図1の実施形態の処理回路のうちのさらに別の回路のブロック図である。

【図8】

図1の実施形態の信号変換器の詳細構成を示すブロック図である。

【図9】

図1の実施形態における演算処理の概要を説明する図である。

【図10】

画像演算処理結果の信号と生画像の画像データのタイミングを示す図である。

【図11】

従来技術における演算処理と画像表示のタイミングチャートである。

【図12】

図1の実施形態における演算処理と画像表示のタイミングチャートである。

【図13】

抽出する画像イメージを示す図である。

【図14】

本発明に係る高速画像処理カメラシステムの第2の実施形態のブロック図である。

【図15】

本発明に係る高速画像処理カメラシステムの第3の実施形態のブロック図である。

【符号の説明】

11…受光素子アレイ、12…アンプ、13…A/D変換器アレイ、14…演算素子アレイ、15…制御回路、16…インストラクション/コマンドバス、17…信号変換器、18…モニター、100…受光部、110…垂直受光部、120…受光素子、130…光電変換素子、140…スイッチ素子、200…信号処理部、210…A/D変換器、220…積分回路、221…チャージアンプ、222…可変容量部、223…スイッチ素子、230…比較回路、240…容量制


御機構、300…タイミング制御部、310…基本タイミング部、320…垂直 シフトレジスタ、340…制御信号部、400…処理回路、C1~C4…容量素 子、SW11~SW14、SW21~SW24…スイッチ素子。




【書類名】

面図


【図1】




【図2】




【図3】




【図4】




























【図10】 07 D8 **MSB** DO D1 D2 D3 D4 D5 D6 D7 D8 **BSW** 8 ビット画来ゲータ (4行目) 8 ビット画教ゲータ (5行目) D0 D1 D2 D3 D4 D5 D8 アンプリカシト 辞室 AVD リカシト 辞室 処理結果1 アンプラセット報題 VDJセット報題 T2B 88 処理結果2 Do D1 D2 D3 D4 D5 D6 D7 D8 DO D1 D2 D3 D4 D5 D6 D7 D8 **MSB** MSB 8 ピット回来ゲータ (k+1行目) 8 ピット画条ゲータ (k+1作目) **887 887** J列ギータ出力 (J=1-128) J列データ出力 (=1-128)

1








[図12]























# 【要約】

【課題】 高速での画像演算を行うとともに、特に重要なタイミングにおける画像をモニター可能な高速画像処理カメラを提供する。

【解決手段】 受光素子アレイ11の各列の受光素子120に対して1個のA/D変換器210を対応させたA/D変換器アレイ13と、複数の処理回路400を有する演算素子アレイ14と、A/D変換器210と演算素子アレイ14の出力信号を合成してモニタ18の表示に適したフレームレートにダウンコンバートする信号変換器17とを備えている。

【選択図】 図1

# 出願人履歴情報

識別番号

[000236436]

1. 変更年月日

1990年 8月10日

[変更理由]

新規登録

住 所

静岡県浜松市市野町1126番地の1

氏 名

浜松ホトニクス株式会社